优化ESD RF前端设计的种子方法（第3部分）
2018年8月3日
这是一个由三部分组成的系列文章的最后一篇，该系列文章解释了静电放电(ESD)和用于移动设备的ESD系统设计的各个方面。
- 第1部分介绍了ESD的基本概念及其与系统设计的关系。
- 第2部分为ESD系统设计提供战略指导，介绍用于车载ESD保护的工具和组件。
- 第3部分(这篇文章)解释了系统高效ESD设计(SEED)建模技术和RF前端(RFFE)设计的考虑。
把它整合在一起
通常，系统设计人员使用试错方法添加ESD保护。缺点呢?仅使用组件级ESD规范来解决健壮的系统设计是不够的。目标是预测ESD性能的最终手机设计，以创建一个简单的，一次通过系统设计与ESD保护合并。
最好的方法之一是使用模型来模拟IEC 61000-4-2接触放电脉冲，以便您可以在花费时间和金钱在实际的设计原型之前确定您的ESD性能。
为此，我们使用系统高效ESD设计(SEED)的方法。如果你对SEED的细节感兴趣，你可以阅读更多关于ESD的行业委员会白皮书，系统级ESD部分I：常见的误解和推荐的基本方法．
种子是一个合作设计的方法车载和片上防静电保护有助于分析和实现系统级ESD健壮性。这种方法需要全面理解外部ESD脉冲之间的相互作用，完整的系统级板设计，以及ESD应力事件期间的设备引脚特性。
板载与片上保护
看到第2部分在这个博客系列中，主要和次要ESD保护的故障，以及保护RFFE的策略。
为SEED建模和模拟的高级步骤
种子方法需要建模和模拟系统的各种组件和痕迹。在高级别，使用种子方法模拟和模拟的步骤包括以下内容：
第1步：收集系统的信息，例如：
- PC板格伯文件，包括PC板材料规格(堆叠文件、传输线规格等)
- 瞬态电压抑制器（电视），电感器和电容器设备型号（S参数，I-V特性，ESD额定值，IV-TLP特性等）
- RF前端模块I/O引脚片上ESD保护模型(IV-TLP测量，S -参数，ESD额定值等)
步骤2:运行瞬态和射频模拟，以模拟系统级ESD应力和正常操作期间ESD保护装置的行为。
建模和仿真工具
射频工程师现在使用多种设计工具。举几个例子，包括:
- Keysight技术先进设计系统(ADS)
- 国家仪器心田;设计环境- - - - - -微波办公室
- 香料仿真软件
任何这些工具都可以用于您的ESD SEED模拟。
详细步骤：如何模拟种子
让我们通过一个简单的示例来展示如何使用SEED方法来设计您的ESD保护。
首先，您需要确定系统中所需的隔离阻抗，以确保到达IC引脚的峰值ESD电流和电压在片上(二级钳位)保护能力范围内。这是通过创建一个模拟使用IEC应力模型和传输线脉冲板上TVS元件(主夹)和IC接口引脚(次夹)的数据。
最终，您的目标是验证您需要为系统提供ESD保护。为此，请完成以下步骤:
- 创建您的ESD脉冲。
- 加载Gerber文件。
- 将所有其他组件加载到建模软件中。
- 运行模拟来确定RFFE引脚处的IEC应力水平。
- 找出您需要的组件进行板载ESD保护。
- 将组件添加到模型中。
- 重新运行模拟以验证添加的组件是否工作。
- 通过ESD测试后，请放置最终的PC板。
让我们详细分析一下每一步。
步骤1:使用IEC 61000-4-2规格值创建ESD脉冲
加载模型原理图RLC电路(resistor-inductor-capacitor)如下所示，在模拟工具中并验证您是否获得下面显示的波形。该模型将模拟ESD脉冲。请注意，某些值可能需要调整以获得精确的波形。
步骤2:加载Gerber文件
接下来，使用3D Gerber布局文件评估PC板轨迹。将这些文件放入建模软件中。模拟布局轨迹，如微带线的尺寸。
步骤3:将所有其他组件加载到您的建模软件中
这些组成部分包括以下内容:
- TLP I/O设备引脚数据
- 匹配组件
- 输电线路的组件
步骤4:运行模拟
在装入所有组件之后，您希望看到结果是什么。此时，您正在确定RFFE引脚处的IEC应力水平。如果这个水平超过了内部IC保护的能力，那么你就需要添加板上ESD保护，例如阻塞帽，TVS二极管等。
步骤5:找出您需要的板载ESD保护组件
我们覆盖不同的组件和策略进行ESD保护在本博客系列的第2部分中。比较可用的单个保护组件，看看什么最适合您的设计。
举个例子，假设你的模拟显示你的系统需要额外的机载保护。下图显示了通过比较TLP模型的数据来检查的几个组件。橙色线是来自Qorvo RFFE模块端口示例的TLP模型。另外三个张力腿平台模型是正在评估的TVS组件。根据下面的TLP数据，组件1和组件2是两个最好的选择。它们都符合我们的系统需求;然而，当进一步分析回跳区域时，我们选择组件1，因为它触发的电压较低。在较低的电压触发意味着电视将不太可能威胁到我们的设计通过剪辑我们的系统信号性能。
一旦我们选择了TVS组件，重要的是要将其放置在正确的车载位置。正如您在下面的图表中看到的，将TVS移动到ESD入口点附近可以提供ESD能量的最佳降低。PC板跟踪可以根据TVS位置增加和减少第一峰值电流幅值。
步骤6:将组件添加到模型中
选择ESD保护组件（在我们的示例中，电视二极管）后，您需要将它们添加到模拟中，如下所示。
步骤7：重新运行模拟以验证添加的载板的ESD组件是否有效
Now that all the data is loaded into your simulation, you can run the transient simulations, analyze the current/voltage profiles along the RF path, and tune for minimum residual values on the internal pins (i.e., the module pins) as well as for system performance.
注:紧凑型模拟器可以支持使用s参数数据的瞬态模拟。s参数数据也可以在需要时转换为集中模型。
最终目标是您的系统设计将通过IEC压力测试。不同的应用程序将需要不同的组件或策略，但在您的设计阶段提前建模将有助于增加通过IEC认证的可能性。
第8步：放置最终的PC板
一旦您的设计通过模拟，您可以布局您的最终系统PC板。SEED的不同之处在于，你需要等到后您已经模拟并建模了板载ESD保护，以放置系统PC板 - 而不是在设计阶段的早期。
使用SEED来增加您通过ESD认证的机会
种子能够更好地查看系统的性能和IC ESD设计的能力。IV-TLP曲线提供有关片内，模块和板载ESD功能的所需信息。在向图片添加瞬态模拟时，可以评估片上和板载ESD保护设备的整体行为以及它们如何在系统级ESD应力下一起执行。这允许您利用硬件开发的初始阶段充满信心地构建最佳共同设计 - 最终提高了效率并降低了整体设计成本。
看我们的视频
本教程视频提供了SEED方法学的基本理解，ESD组件和移动系统设计的最佳实践。学习如何应用SEED方法学与循序渐进的例子在您的移动设计。现在看>
阅读我们系列中关于在移动设备中克服ESD挑战的所有博客:
- 第1部分:完成：您需要了解ESD和RF设备的信息
- 第2部分:移动设备ESD设计策略:SEED的工具
- 第3部分:一种优化ESD射频前端设计的SEED方法（这个帖子）
你还有其他想让Qorvo专家讲的话题吗?将您的建议电邮至Qorvo博客团队它可能会在即将发布的文章中被推荐。请在邮件正文中附上您的联系方式。